题解 | #位拆分与运算#

`timescale 1ns/1ns
module data_cal(
input clk,
input rst,
input [15:0]d,
input [1:0]sel,

output [4:0]out,
output validout
);
//*************code***********//
reg validout;
reg [4:0] out;
reg [15:0] temp;
always  @(posedge clk or negedge rst)
begin
if(!rst)begin
    out[4:0]<=5'b0;
    validout<=0;
    temp[15:0]<=16'b0;
end
else 
begin
    case(sel)
     0:
     begin
     temp<=d;
     out<=0;
     validout<=0;
     end
    
     1:
     begin
     out[4:0]<=temp[3:0]+temp[7:4];
     validout<=1'b1;
     end
     
     2:
     begin
     out[4:0]<=temp[3:0]+temp[11:8];
     validout<=1'b1;
     end

     3:
     begin
     out[4:0]<=temp[3:0]+temp[15:12];
     validout<=1'b1;
     end

     default:
     begin
      out[4:0]<=5'b0;
     validout<=1'b0;
     end
    endcase
end
end




//*************code***********//
endmodule

本题首先想到用case语句，需要注意题干中sel=0才输入有效。通过观察给的时序图。发现sel=1.2.3都是根据sel=0时的数据进行操作的，因此需要进入中间变量对d值进行锁存。此外case语句使用时，需要加begin end 不加不知道为啥报错了