题解 | #信号级联合并#
信号级联合并
https://www.nowcoder.com/practice/1cc0fc70308844669d695d99a5576e73
`timescale 1ns/1ns
module top_module(
input [4:0] a, b, c, d, e, f,
output [7:0] w, x, y, z );
assign {w,x,y,z} = {a,b,c,d,e,f,2'd3};
endmodule
2023-07-14 09:27 安徽大学 FPGA工程师
关注
全部评论
相关推荐
06-23 12:08
广州大学 硬件测试 小浪_Coding：找硬件测试,也可兼顾软测欧, 简历还可以的 ,注意排版,项目写的有条理一点, 然后个人技能多加点, 润色好简历之后就开始沟通海投了,深圳,东莞这边做硬件相关的公司还不少, 医疗类,仪器类的都可以尝试
点赞 评论 收藏
分享
纯真的河老师在喝茶：答应了就跑啊，实习随便跑啊，别被pua了，md就是找个廉价劳动力，还平稳过度正式工，到时候跟你说没转正
点赞 评论 收藏
分享
不愿透露姓名的神秘牛友
昨天 18:02
投递字节跳动等公司9个岗位 点赞 评论 收藏
分享