集创北方数字设计工程师一面面经
一面 1个HR 时间48分钟
1、自我介绍
2、对公司的了解
3、询问实习、项目情况
4、FPGA板子是否关注跑多快
5、时序接口，频率信息
6、什么型号的FPGA
7、跑125MHz是否存在错误
8、如何保证125MHz可以正常工作
9、FPGA存在不确定性，如何约束
10、如何对FIFO做异步处理
11、33MHz如何计算出来
12、像素位宽？FIFO位宽？
13、为什么要用125MHz的SDRAM
14、125MHz和33MHz信号如何传递
15、如何判断异步FIFO的空和满
16、两个时钟域之间的信号可以直接采取么
17、异步信号用什么判断时钟域
18、格雷码是寄存器输出还是组合输出
19、寄存器和非寄存器输出有啥不同，非寄存器输出的格雷码能保证只有以为不同么
20、是否把大的逻辑切成小的逻辑并pipeline
