打拍就很麻烦..

`timescale 1ns/1ns

module count_module(
	input clk,
	input rst_n,
	input set,
	input [3:0] set_num,
	output reg [3:0]number,
	output reg zero
	);
    reg [3:0] num;
    always@( posedge clk, negedge rst_n) begin
        if(!rst_n) begin 
            num <= 0;
            zero <= 0;
        end
        else begin
            zero <= !num;
            num <= ( set)? set_num: num + 1;
        end
    end 
    always@( posedge clk, negedge rst_n) begin
        if(!rst_n)
            number <= 0;
        else number <= num;
    end
endmodule