题解 | #四选一多路器#

module mux4_1(
input [1:0]d1,d2,d3,d0,
input [1:0]sel,
output[1:0]mux_out
);
//*************code***********//
    reg    [1:0]    mux_out;
    always@(*) begin
        case (sel)
            2'b00:mux_out = d3;
            2'b01:mux_out = d2;
            2'b10:mux_out = d1;
            2'b11:mux_out = d0;
            default:mux_out = d1;
        endcase
    end
endmodule