知识点（主要基础整理）

1）MOS管门电路，非门、与非、或非结构；

（2）低功耗设计，静态功耗、动态功耗；

（3）跨时钟域处理，单bit（快->慢，慢->快），多bit异步FIFO，DMUX；

（4）FIFO的相关扩展，同步FIFO实现、异步FIFO结构、格雷码、FIFO深度计算；

（5）FSM有限状态机，米利型、摩尔型、序列检测、序列产生；

（6）亚稳态，原因、解决方法；

（7）锁存器与触发器，区别与联系、应用场景、什么时候会综合出Latch；

（8）FPGA底层资源，LUT查找表、触发器等；

（9）静态时序分析STA，建立时间、保持时间等；

（10）低速总线（如果用过），SPI、IIC、UART；

（11）高速总线（如果用过），SRIO，PCIe，8B/10B编码；

（12）AXI总线（如果用过），三种总线的应用场景、握手机制、AXI的5个通道、outstanding；

（13）门控时钟，无毛刺时钟切换电路（glitch-free）；

（14）逻辑化简，公式化简、卡诺图；

（15）复位问题，同步复位、异步复位、异步复位同步释放；

（16）基础数字电路组件，基础与非门搭建全加器、全减器等,使用与非门搭建简单逻辑电路（比如mux选择器）；

（17）System Verilog基础，class类、logic等新增类型（四态）；

（18）覆盖率，代码覆盖率、功能覆盖率；

（19）FPGA和数字IC设计流程；

（20）静态仿真和动态仿真，概念、区别；

（21）计算机体系结构，哈佛结构、冯诺依曼结构；

（22）Verilog基础，可综合与不可综合、阻塞与非阻塞、关键字、基础代码运行结果；

（23）存储器，RAM、ROM、SRAM、DRAM、SDRAM、Flash、EEPROM等；

（24）Cache问题，时间局部性和空间局部性原理、hit、miss、write through和write back；

（25）存储的大小端问题，大端存储、小端存储；

（26）时钟分频，偶数分频、奇数分频（常见）、小数分频（0.5小数和任意小数）；

（27）边沿检测，上升沿检测、下降沿检测；

（28）进制转换，二进制、八进制、十进制、十六进制；

（29）有符号数和无符号数计算；

（30）DFT（Design for Test）可测性设计，概念；

（31）时序约束，多时钟周期约束multicycle、伪路径set_false_path、OCV、CPPR等； ———————————————— 版权声明：本文为CSDN博主「DengFengLai123」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。 原文链接：https://blog.csdn.net/DengFengLai123/article/details/124529169