`timescale 1ns/1ns module top_module( input a, b, c, d, e, output [24:0] out ); wire [24:0] s1, s2; assign s1 = {{5{a}}, {5{b}}, {5{c}}, {5{d}}, {5{e}}}; assign s2 = {5{{a,b,c,d,e}}}; assign out = ~{s1 ^ s2}; endmodule