牛客921960388号 - 个人主页刷题动态

235491	使用握手信号实现跨时钟域数据传输	2023-08-05	答案正确	< 1ms	0K	Verilog	题解
235499	根据RTL图编写Verilog程序	2023-08-05	答案正确	< 1ms	0K	Verilog	题解
234331	奇偶校验	2023-08-05	答案正确	< 1ms	0K	Verilog	题解
VL37	时钟分频（偶数）	2023-04-14	答案正确	< 1ms	0K	Verilog	题解
VL36	状态机-重叠序列检测	2023-04-14	答案正确	< 1ms	0K	Verilog	题解
VL35	状态机-非重叠的序列检测	2023-04-14	答案正确	< 1ms	0K	Verilog	题解
VL34	整数倍数据位宽转换8to16	2023-04-14	答案正确	< 1ms	0K	Verilog	题解
VL33	非整数倍数据位宽转换8to12	2023-04-14	答案正确	< 1ms	0K	Verilog	题解
VL32	非整数倍数据位宽转换24to128	2023-04-14	答案正确	< 1ms	0K	Verilog	题解
VL31	数据累加输出	2023-04-13	答案正确	< 1ms	0K	Verilog	题解
VL30	数据串转并电路	2023-04-10	答案正确	< 1ms	0K	Verilog	题解
VL28	输入序列不连续的序列检测	2023-04-10	答案正确	< 1ms	0K	Verilog	题解
234349	使用函数实现数据大小端转换	2023-04-09	答案正确	< 1ms	0K	Verilog	题解
VL27	不重叠序列检测	2023-04-06	答案正确	< 1ms	0K	Verilog	题解
VL26	含有无关项的序列检测	2023-04-06	答案正确	< 1ms	0K	Verilog	题解
VL25	输入序列连续的序列检测	2023-04-05	答案正确	< 1ms	0K	Verilog	题解
VL25	输入序列连续的序列检测	2023-04-05	答案正确	< 1ms	0K	Verilog	题解
234347	使用generate…for语句简化代码	2023-04-04	答案正确	< 1ms	0K	Verilog	题解
234350	ROM的简单实现	2023-03-06	答案正确	< 1ms	0K	Verilog	题解
234316	根据状态转移图实现时序电路	2023-03-06	答案正确	< 1ms	0K	Verilog	题解

创作者周榜

关注他的用户也关注了：