小徐不徐 level
获赞
0
粉丝
0
关注
1
看过 TA
11
南华大学
2022
FPGA工程师
IP属地:安徽
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL36
状态机-重叠序列检测
2023-08-02
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2023-08-02
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-08-01
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-08-01
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-08-01
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-08-01
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-07-31
答案正确
< 1ms
0K
Verilog
VL43
根据状态转移写状态机-三段式
2023-07-30
答案正确
< 1ms
0K
Verilog
VL43
根据状态转移写状态机-三段式
2023-07-30
答案正确
< 1ms
0K
Verilog
VL43
根据状态转移写状态机-三段式
2023-07-30
答案正确
< 1ms
0K
Verilog
VL43
根据状态转移写状态机-三段式
2023-07-30
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-03-23
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-03-23
答案正确
< 1ms
0K
Verilog
234333
位拆分与运算
2023-03-20
答案正确
< 1ms
0K
Verilog
234333
位拆分与运算
2023-03-20
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-03-14
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-03-14
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-03-14
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-03-13
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-03-13
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务