题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
235515 |
状态机与时钟分频
|
2022-07-26
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2022-07-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL56 |
流水线乘法器
|
2022-07-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL55 |
Johnson Counter
|
2022-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2022-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2022-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL52 |
加减计数器
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL50 |
简易秒表
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL38 |
自动贩售机1
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL38 |
自动贩售机1
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: