要发财的肖恩很想按时下班 level
获赞
0
粉丝
0
关注
4
看过 TA
1
南京航空航天大学
2026
FPGA工程师
IP属地:江苏
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL34
整数倍数据位宽转换8to16
2025-07-17
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2025-07-17
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2025-07-17
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2025-07-17
答案正确
< 1ms
0K
Verilog
VL43
根据状态转移写状态机-三段式
2025-07-17
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2025-07-17
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2025-07-17
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2025-07-16
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2025-07-16
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2025-07-16
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2025-07-14
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2025-07-14
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2025-07-14
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2025-07-14
答案正确
< 1ms
0K
Verilog
234308
用优先编码器①实现键盘编码电路
2025-07-10
答案正确
< 1ms
0K
Verilog
234307
优先编码器电路①
2025-07-09
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2025-07-08
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2025-07-08
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2025-07-03
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2025-07-03
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务