`timescale 1ns/1ns /**********************************RAM************************************/ module dual_port_RAM #(parameter DEPTH = 16, parameter WIDTH = 8)( input wclk ,input wenc ,input [$clog2(DEPTH)-1:0] waddr //深度对2取对数，得到地址的位宽。 ,input [WIDTH-1:0] wdata //数据写入 ,input rclk ,input renc ,input ...

`timescale 1ns/1ns module encoder_83( input [7:0] I , input EI , output reg [2:0] Y , output reg GS , output reg EO ); always @(*)begin casex({EI,I}) 9'b0_xxxx_xxxx : {Y,GS,EO} = 5'b000_0_0; 9'b1_0000_0000 : {Y,GS,EO} = 5'b000_0_1; 9'b1_1xxx_xxxx : {Y,GS,EO} = 5'b111_1_0; 9'b1_01xx_xxxx : {Y,GS,EO} ...