深藏功与名的火龙果很快乐 level
获赞
0
粉丝
4
关注
3
看过 TA
48
浙江大学
2023
硬件开发
IP属地:浙江
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL41
任意小数分频
2022-07-25
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2022-07-25
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2022-07-25
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2022-07-25
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2022-07-25
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2022-07-25
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2022-07-25
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2022-07-25
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2022-07-20
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2022-07-20
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2022-07-20
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2022-07-10
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2022-07-10
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2022-07-08
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2022-07-08
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-07-08
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-07-08
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-07-08
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-07-08
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2022-07-08
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务