`timescale 1ns/1ns module sequence_detect(     input clk,     input rst_n,     input a,     output reg match     ); reg    [2:0]    state; reg   ...