题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
NP3 |
读入字符串
|
2025-12-30
|
答案正确
| 33ms | 4492K | Python 3 | |
NP2 |
多行输出
|
2025-12-18
|
答案正确
| 22ms | 4520K | Python 3 | |
NP1 |
Hello World!
|
2025-12-18
|
答案正确
| 22ms | 4536K | Python 3 | |
noob1 |
Hello Nowcoder
|
2025-07-18
|
答案正确
| 2ms | 288K | C++ | |
VL25 |
输入序列连续的序列检测
|
2025-06-11
|
答案正确
| < 1ms | 0K | Verilog | |
CC6 |
牛牛的排序
|
2025-05-16
|
答案正确
| 2ms | 352K | C | |
CC6 |
牛牛的排序
|
2025-05-16
|
答案正确
| 2ms | 424K | C | |
CC5 |
牛牛的新数组求和
|
2025-05-16
|
答案正确
| 2ms | 324K | C | |
CC4 |
利用指针遍历数组
|
2025-05-16
|
答案正确
| 2ms | 348K | C | |
CC3 |
编写函数实现两数交换(指针方式)
|
2025-05-16
|
答案正确
| 2ms | 344K | C | |
CC2 |
复制部分字符串
|
2025-05-16
|
答案正确
| 3ms | 352K | C | |
CC1 |
获取字符串长度
|
2025-05-16
|
答案正确
| 3ms | 436K | C++ | |
235499 |
根据RTL图编写Verilog程序
|
2024-09-10
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2024-09-10
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2024-09-10
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2024-09-10
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2024-09-03
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2024-09-03
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2024-09-03
|
答案正确
| < 1ms | 0K | Verilog | |
234314 |
数据选择器实现逻辑电路
|
2024-09-02
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: