一面：自我介绍、全程没有啥技术问题，都是很浅的了解你的项目，中间夹杂一些HR问题（问我当部长如何协调工作）。其后问了三个笔试题，没有手撕Verilog，让我画出来我模拟电路部分电路图。二面：自我介绍，全程也没有技术问题，就问我的课题难点，我解释了，他听完以后说这没有难得啊，这不就是你拿来别人的直接用没有创新，就换个应用场景。我解释了，他还是那一套说辞，我就无语了……。最后让手绘FPGA开发流程，没有手撕Verilog。主管面：经典HR问题，没问对华为有啥了解和看法（我都带齐了我的华为全家桶过去了，手机、耳机、平板、手环）。就关注我本科的竞赛和担任的部长工作。一面半小时，二面一小时，三面15分钟。三面都没让反问，他们问完就告诉我这一面结束了，可以去等待了。😅😅😅虽然我前一天还在绞尽脑汁想反问啥，想了几个问题也没用到。复习好几天的FPGA八股和项目也没用上😔

使用welink软件面试一面：先自我介绍，然后询问项目中作为负责人的项目。硬件问了一点点，主要是做通信方向的，问我通信调制方案，让我介绍。反问部门业务，最后说了下自己优势，面试官说这个你留着后面说吧。（当时听到就知道稳了）早上一面，下午测评。二面：自我介绍，稍微问了下项目，然后说项目中的难点，询问论文的创新点，说自己的优势不足等常规主管面问题。期望薪资和工作地调整到北京接受吗。就是很主管面的内容，大概就15-17分钟就结束了。

40个单选，5个不定项。考试内容涉及模电、数电（85%集中在这两部分），还有C++、汇编语言、材料、机械的题目。中间看到问形位公差、定位公差这种机械的题目，都在怀疑自己投递的什么岗位。

9.22一面（技术面）自我介绍，询问保研、奖学金、竞赛、论文等，介绍项目（不细问项目的电路图，也没有八股，就是很大致了解都有啥内容，你做了什么。）9.26二面（技术面）自我介绍，询问项目来源、你主要做了什么，我介绍自己做了三部分。挨个部分了解你做的内容，但是大部分都是讨论你的项目里面的器件选型和你做的东西应用场景，同时他提出疑惑为什么不用别的方法/什么会产生干扰你怎么解决等跟项目有关，最后问了FPGA如何选型，资源消耗，还有在自己绘制PCB时要注意哪些。总体就是会比一面更加深入一些，但是也不会有八股和很难的内容。10.9（终面）没有自我介绍，直接问是不是保研、奖学金情况、论文情况、家是哪里的、意向工作地、参加的竞赛。然后稍微了解下你的项目，都不是很深入。反问面完四个小时后状态为：复核-流程中

面试天翼云成都的岗位估计凉了😅，想看看大家都在什么进度

准点开始，先自我介绍，问我项目有啥模块，我介绍完以后。他说我项目内容他不懂，就问我知不知道他们公司干嘛的我说知道，他说我研究方向跟他们公司不匹配，说今天就到这。总共也就6分钟😊😊😊

1、自我介绍2、先介绍你这个项目来源，然后介绍那个整体大项目，整体大项目有几个人分别做什么方向，你们实验室有几个做fpga(答就我一个)，另外那几个人有用到fpga吗，再挨个问你做的项目中的模块如何实现的。（调用IP核部分会跳过，介绍一个模块，他有疑问就打断让你回答，但是他总是有疑问）3、然后问了点八股：跨时钟域处理方法，为什么FIFO可以实现跨时钟域处理，如何实现位宽转换，建立时间和保持时间，建立时间不满足如何解决，有没有做过时钟约束。4、感觉有点HR面：如果你的比赛和你科研冲突了是如何协调的，你目前意向工作地是哪里，如果可以的话愿不愿意调剂到深圳，家是哪里的。比我面的其他fpga的公司问的详细多了，总共面试了45分钟。

C9免笔试，所以没做笔试，直接约面。一面：技术面（一个做fpga设计，一个做验证）1、自我介绍2、询问项目的一些情况，没有深入问每个模块怎么写的，就是问有啥模块。（因为做的通信，他们不太感兴趣就没细问）3、还剩10分钟问八股：组合逻辑和时序逻辑，同步复位和异步复位，建立时间和保持时间，时钟违例，亚稳态和如何解决，介绍一个UVM验证。（因为我没搞过验证就没咋问验证，就没再继续问验证的了）二面：（主管+HR）1、自我介绍主管：项目相关，用python做过哪些东西，跨时钟域处理，UVM验证的概念（我说了解了但是不多），scoreboard的作用。HR：保研还是考研，有没有挂科，你的优势和缺点，你为什么投天翼云，你为什么投这个岗位，你觉得可以胜任这个岗位吗。大概就这些，还有些忘了，主管面明显压迫感很强，我回答的都比较表面。这是我第二家FPGA岗位的面试，希望能过。

太难了，多选都是啥玩意啊。一半不会，全靠蒙。什么信号处理、验证、c语言都考了点。考的很广，担心自己要挂了。

线下进行，一上午进行了技术面和HR面。技术（25分钟）：1，用mos管搭与非门2，16进制0B转二进制3，绘制差分运放电路还没有笔全靠口述，差分电路特点，什么是共模信号。4，介绍项目的一些，问了光电二极管的工作原理，光电二极管参数考虑，光电二极管的暗电流如何测量。5，反问（面的不好，我觉得要挂了都懒得问就没问）反正我感觉答的非常不好，我以为挂了我都准备走了，没两分钟发邮件告诉我通过了，让我HR面。HR（20分钟）：就常规的问题介绍你参与感最多最自豪的项目，你在里面担任的工作。压力大如何排解，你周围朋友男生多还是女生多，你找工作看重什么，你觉得你的短板，你想在哪里工作，你现在有哪些在流程中的面试……大概就这些常规的。反问：什么时候出结果，如果通过了，十一前发意向。面之前我都做好了铁定挂的准备，结果还给我过了。第二个通过所有流程的公司

投的提前批15个不定项，5个填空，2个编程，2个判断。1小时然后约面试约满了，就再也不给发邮件约面试了。投的正式批，笔试直接6个编程题。前4个比较基础，后2个比较难。但是在文本框里写代码，根本写不完，还不让按tap键，得自己按空格😆

家人们谁懂啊，吉利给我复活，打电话联系我一面，然后一面时长预计15分钟。最后，一面10分钟！这可是10分钟！

`timescale 1ns/1ns module sequence_detect( input clk, input rst_n, input data, output reg match, output reg not_match ); parameter s1=3'd1,s2=3'd2,s3=3'd3,s4=3'd4,s5=3'd5,s6=3'd6,wa=3'd7; reg [2:0] c_state,n_state,cnt; always @(posedge clk or negedge rst_n) begin if(!rst_n) begin cnt <= 3'd1; end...

`timescale 1ns/1ns module edge_detect( input clk, input rst_n, input a, output reg rise, output reg down ); reg a0; //寄存一次 always @(posedge clk or negedge rst_n) begin if(!rst_n) begin a0 <= 0; end else begin a0 <= a; end end //判断上升沿和下降沿 always @(posedge clk or negedge rst_n) begin if(!rst_n) ...