题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL45 |
异步FIFO
|
2023-02-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL50 |
简易秒表
|
2023-02-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2023-02-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL48 |
多bit MUX同步器
|
2023-02-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL47 |
格雷码计数器
|
2023-02-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2023-02-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2023-01-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2023-01-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2023-01-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2023-01-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2023-01-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-01-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-01-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-01-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL29 |
信号发生器
|
2023-01-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-01-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-01-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-01-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-01-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-01-05
|
答案正确
| < 1ms | 0K | Verilog |
工具箱
TA的圈子
TA的笔记
登录
0
天
已登录
0
天
连续登录
0
人
今日访客