牛客593134733号 level
获赞
0
粉丝
0
关注
6
看过 TA
5
北京大学
2022
集成电路IC设计
IP属地:未知
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL33
非整数倍数据位宽转换8to12
2022-08-09
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2022-07-13
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2022-07-11
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-07-11
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2022-07-10
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-07-10
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-07-10
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-07-10
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-07-10
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-07-07
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-07-07
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-07-07
答案正确
< 1ms
0K
Verilog
234330
异步复位的串联T触发器
2022-07-07
答案正确
< 1ms
0K
Verilog
VL55
Johnson Counter
2022-07-07
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2022-07-07
答案正确
< 1ms
0K
Verilog
234308
用优先编码器①实现键盘编码电路
2022-07-07
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2022-06-13
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2022-06-13
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2022-06-13
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2022-06-13
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务