FPGA小柏 level
获赞
4
粉丝
1
关注
0
看过 TA
30
西安电子科技大学
2025
FPGA工程师
IP属地:广东
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235491
使用握手信号实现跨时钟域数据传输
2024-10-25
答案正确
< 1ms
0K
Verilog
VL57
交通灯
2024-10-23
答案正确
< 1ms
0K
Verilog
235511
并串转换
2024-10-23
答案正确
< 1ms
0K
Verilog
235511
并串转换
2024-10-23
答案正确
< 1ms
0K
Verilog
VL56
流水线乘法器
2024-10-22
答案正确
< 1ms
0K
Verilog
VL55
Johnson Counter
2024-10-22
答案正确
< 1ms
0K
Verilog
VL55
Johnson Counter
2024-10-22
答案正确
< 1ms
0K
Verilog
VL54
RAM的简单实现
2024-10-22
答案正确
< 1ms
0K
Verilog
VL54
RAM的简单实现
2024-10-22
答案正确
< 1ms
0K
Verilog
VL54
RAM的简单实现
2024-10-22
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-09-27
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2024-09-25
答案正确
< 1ms
0K
Verilog
VL52
加减计数器
2024-09-25
答案正确
< 1ms
0K
Verilog
VL51
可置位计数器
2024-09-25
答案正确
< 1ms
0K
Verilog
VL50
简易秒表
2024-09-25
答案正确
< 1ms
0K
Verilog
VL49
脉冲同步电路
2024-09-25
答案正确
< 1ms
0K
Verilog
VL48
多bit MUX同步器
2024-09-25
答案正确
< 1ms
0K
Verilog
VL47
格雷码计数器
2024-09-25
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2024-09-25
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2024-09-24
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务