题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
235515 |
状态机与时钟分频
|
2023-03-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL44 |
根据状态转移写状态机-二段式
|
2023-03-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL43 |
根据状态转移写状态机-三段式
|
2023-03-05
|
答案正确
| < 1ms | 0K | Verilog | |
234311 |
实现3-8译码器①
|
2023-03-05
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2023-03-02
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2023-03-02
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2023-03-02
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2023-02-12
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2023-02-09
|
答案正确
| < 1ms | 0K | Verilog | |
235491 |
使用握手信号实现跨时钟域数据传输
|
2022-11-22
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2022-11-21
|
答案正确
| < 1ms | 0K | Verilog | |
235523 |
十六进制计数器
|
2022-11-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2022-11-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2022-11-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2022-11-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2022-11-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2022-11-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2022-11-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2022-11-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2022-11-11
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: