题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
234330 |
异步复位的串联T触发器
|
2025-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2025-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2025-01-27
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2025-01-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL29 |
信号发生器
|
2023-10-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL55 |
Johnson Counter
|
2023-10-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL55 |
Johnson Counter
|
2023-10-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-10-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-10-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-10-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2023-10-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2023-10-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2023-10-13
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2023-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
235503 |
任意奇数倍时钟分频
|
2023-10-09
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2023-09-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-09-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
wire连线
|
2023-09-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
输出1
|
2023-09-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
输出1
|
2023-09-19
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: