yuemingyang1 level
获赞
0
粉丝
0
关注
1
看过 TA
0
华中科技大学
2020
IC验证工程师
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL44
根据状态转移写状态机-二段式
2023-09-04
答案正确
< 1ms
0K
Verilog
VL43
根据状态转移写状态机-三段式
2023-09-04
答案正确
< 1ms
0K
Verilog
VL42
无占空比要去的奇数分频
2023-09-04
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-09-04
答案正确
< 1ms
0K
Verilog
VL38
自动贩售机1
2023-09-04
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2023-09-03
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2023-09-03
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-09-02
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-09-01
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-09-01
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-09-01
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-09-01
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-09-01
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-09-01
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2023-08-31
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2023-08-31
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2023-08-31
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2023-08-31
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2023-08-31
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-08-31
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务