一、单选题 5分1、关于Verilog中的function语句，以下说法错误的是:( )A.函数的定义只能位于module中，不能位于过程块中B.函数的定义中不能出现过程块语句C.函数内部可以调用函数，也可以调用taskD.函数的调用可以位于过程块中，也可以位于assign语句中答案：C2、针对跨时钟域处理，以下说法正确的是:( )A.异步信号经过跨时钟域处理后，相关的路径可以设置为false path或者max delayB.单bit单周期脉冲信号展宽成2个周期后，即可采用打两拍的方式同步到另一个200M异步时钟域C.单bit异步信号使用打两拍方式同步时，两级同步寄存器直接允许出现组合逻辑D...

一、不定项选择题（部分题有丢失）1、以下哪种编码方式或传输序列不适合在接收调使用DFE进行均衡处理?( )A.64b/66b编码+扰码B.3.125Gbps下的8b/10b编码C.6.25Gbps下的8b/10b编码D.PRBS31答案：D解析*：D. PRBS31。PRBS31序列是一个伪随机序列，无法通过编码方式或扰码来进行处理。DFE均衡器处理的是在传输过程中产生的失真和噪声，而PRBS31序列是一种理论上完美的随机序列，没有噪声和失真。因此，DFE均衡器无法对PRBS31序列进行有效处理。而A、B、C选项提到的编码方式和传输序列中，都可以采用适当的方法进行均衡处理。2、多时钟域设计中，...

网传哲库近3000人的团队中包含了曾供职于高通、华为海思、联发科、展锐等多家国内外移动芯片设计厂商的多位芯片业务核心人士，其中就包括曾经被业内认为是联发科“潜在接班人”的朱尚祖。近年来OPPO在招揽芯片人才方面“出手大方”，OPPO曾给芯片设计相关岗位应届生开出超40万元的年薪待遇。OPPO造芯团队中究竟藏着哪些芯片大牛？哲库之后，这些芯片领域的“贤将良才”又将何去何从？22年OPPO老将挂帅芯片研发，曾深得OPPO CEO陈明永重用哲库CEO刘君同时是OPPO的高级副总裁和首席技术官。刘君在2001年加入OPPO，是OPPO的早期员工之一。他曾主管过OPPO手机产品的研发工作，包括推出的当时...

前不久有写过一篇讲芯片架构的文章，主要提及了x86、ARM和RISC-V这三个架构。当时出于市占率和使用广泛性的考虑，没有把龙架构写进去。于是评论区和私信就有朋友来问，怎么没有龙芯的架构呢？看到这个问题芯易君其实是有点开心的，原来这位闷声干大事的“国家队”选手一直在被默默关注着。今天我们就来浅聊一下龙芯。坚持自研之必要性在手机端SoC研发上，我们知道华为海思等企业在负重前行；在电脑端CPU研发上，也有龙芯中科等优秀企业在坚持自研。为什么一定坚持自研？这里有两个小故事。之前看到过一个问题“芯片真的可以开后门吗？”答案是肯定的，芯片不仅可以开后门，而且从硬件层面上开后门还是非常容易的。确实曾有某西...

一、不定项选择1、已知74LS138译码器的输入三个使能端(E1=1.E2A = E2B=0)时,地址码A2A1A0=011,则输出Y7 ~YO是（ ）A.11111101B.10111111C.11110111D.11111111答案：A解析*：74LS138译码器有 3 个使能端（E1、E2A、E2B）和 8 个输出（Y0 ~ Y7）。根据题干信息，当 E1=1、E2A=0、E2B=0、A2A1A0=011 时，该译码器的输出为 Y7=0，其余输出为 1。因此，输出应为 11111101，选项 A 正确。2、将输入的二进制代码转换为对应的信号输出的电路为( )?A.全加器B.译码器C.数据...

1、数字IC设计的流程包含哪些?答案及解析*：数字 IC 设计的流程一般包括以下几个阶段：设计规划：确定设计的目标、需求和限制，例如设计的功耗、面积、性能、设计周期等。逻辑设计：使用高级语言如 Verilog 或 VHDL 或者逻辑抽象图进行设计。在逻辑设计阶段，需要进行模块化，将整个设计分成功能模块，每个模块负责一个特定的任务。此外，在逻辑设计阶段，也需要对设计进行验证和仿真，以确保设计符合规范和预期的功能。验证：此阶段通过该电路的功能模拟、电路模拟和行为模型的正式形式来验证电路的正确性。这些方法可用来发现电路中的故障，使得解决任何问题更容易。验证是确保生产出的电路与所期望的表现一致的关键所...

1、[单选)32bit位宽的异步fifo,写时钟频率200MHz，读时钟频率1 00MH,在数据包大小为8KB，包间隔足够大时，fifo的最小深度为( )A.520 B.830C.1030D.1550答案：D解析*：最小深度计算如下：对于写时钟，每秒钟可以写入200M/8 = 25M个字节，每个字节需要1个存储单元，因此每秒钟需要25M个存储单元。对于读时钟，每秒钟可以读取100M/8 = 12.5M个字节，每个字节需要1个存储单元，因此每秒钟需要12.5M个存储单元。由于是异步FIFO，读写时钟的差异需要考虑存储深度。假设FIFO深度为D，包大小为P，则有：D * 8 = 2 * P即：D ...

炸锅了！OPPO不造芯了，上千人团队一夜说散就散！半导体四小龙zeku没了！！！！昨天，zeku员工收到了今天办公场所关闭的通知，理由是IT升级，奇怪的理由让人有些怀疑。就在今天上午，员工allhands大会召开，现场宣布 zeku业务关闭，全员N+3，大约影响3000多人。这是一次非常罕见的解散，无论是突然性还是规模，都是近几年不曾有的。简直是“说散就散”！

设计一款芯片，明确需求（功能和性能）之后，先由架构工程师设计架构，得出芯片设计方案，前端设计工程师形成RTL代码，验证工程师进行代码验证，再通过后端设计工程师和版图工程师生成物理版图。设计环节到此为止，后面则是制造和封测环节。设计环节的各个工作岗位，都需要使用到EDA工具。这也就要求IC设计端的工程师们对EDA工具的使用了如指掌。设计中使用的EDA工具如下：1、架构的设计与验证按照要求，对整体的设计划分模块。架构模型的仿真可以使用Synopsys公司的CoCentric软件，它是基于System C的仿真工具。2、HDL设计输入设计输入方法有：HDL语言（Verilog或VHDL）输入、电路图...

大家看完记得点赞、评论、收藏一键三连！多多支持

一如既往，TrendForce（集邦咨询）发布了2022年Q4全球IC设计公司的营收排名。2022年Q4全球前十大IC设计业者营收339.6亿美元（约合人民币2349亿），环比下降9.2%。2022年Q4全球前十IC设计公司营收排名*注：数据统计对象仅为Fabless，不包括英特尔、三星、TI等IDM企业。整体来说，Q4的排名基本和Q3一致，没有太大的变化。但受到全球总体经济高通胀风险升高、整体供应链库存持续修正、传统消费性淡季等多因素的影响，各大IC设计厂商营收情况大都呈现出增长乏力或负增长趋势。第一名：高通第四季度营收78.92亿美元，增长率20.3%，市占率23.2%。高通已经蝉联了10...

大家看完记得点赞、评论、收藏一键三连！多多支持

最近，美国半导体行业协会总裁兼首席执行官约翰·纽菲尔在接受采访时表示：“中国是美国半导体最大的市场，尽管美国政府存在所谓国家安全方面的顾虑，但美国半导体公司不能缺席中国市场。”我们从这一段话里能得到的最直接的信息是什么？美国大张旗鼓搞限制出口、制裁清单之后，美国企业自己先急了。众所周知，美国向来致力于维护自己在国际上的霸权地位。当中国半导体制造领域的市场份额从1990年的不足1%上升到了2021年的15%，而美国则从37%下降至12%。当包括海思在内的多家Fabless不止一次跻身“全球前十芯片设计企业排行榜”；中国的指纹识别芯片、刻蚀机、封测技术等都取得了不同程度的成就。这些事件和数据时刻刺...

FPGA作为通信、军工、等领域用来控制或同步原型验证的关键核心电子元件，是现代先进系统/设备不可或缺的一部分。近些年，随着我国的科技水平的不断进步，AI、互联网、云计算等领域的不断发展，FPGA正在越来越受到市场关注。国内的FPGA厂商如紫光同创、复旦微、中电科、京微齐力、安路科技、西安智多晶、上海遨格芯、高云半导体、中科亿海微等在“中国强芯”的号召下孕育而生，接下来让我来介绍一下这些国产FPGA公司的以及薪资情况调研：国产FPGA公司盘点：⚡紫光同创：深圳市紫光同创电子有限公司专业从事可编程系统平台芯片及其配套EDA开发工具的研发与销售，致力于为客户提供完善的、具有自主知识产权的可编程逻辑器...