题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
VL8 |
逻辑运算
|
2025-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
XOR 门
|
2025-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
NOR 门
|
2025-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
与门
|
2025-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
反相器
|
2025-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
多wire连接
|
2025-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
wire连线
|
2025-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
输出1
|
2025-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2025-07-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2025-07-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2025-07-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2025-07-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2025-07-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2025-07-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2025-07-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2025-07-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2025-07-10
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2025-07-10
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2025-07-10
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2025-07-10
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: