赫忠天 level
获赞
0
粉丝
1
关注
1
看过 TA
1
重庆理工大学
2024
嵌入式工程师
IP属地:湖南
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL37
时钟分频(偶数)
2022-11-15
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2022-11-15
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2022-11-15
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2022-11-15
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2022-11-15
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2022-11-14
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2022-11-14
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2022-11-14
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2022-11-14
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-11-12
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2022-11-12
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2022-11-12
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-11-12
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-11-12
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-11-12
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2022-11-12
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2022-11-12
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2022-11-11
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2022-11-11
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2022-11-11
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务