牛客33822891号 level
获赞
2
粉丝
0
关注
1
看过 TA
2
中国传媒大学
2025
FPGA工程师
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL25
输入序列连续的序列检测
2024-10-08
答案正确
< 1ms
0K
Verilog
VL58
游戏机计费程序
2024-10-08
答案正确
< 1ms
0K
Verilog
VL57
交通灯
2024-10-08
答案正确
< 1ms
0K
Verilog
VL56
流水线乘法器
2024-10-08
答案正确
< 1ms
0K
Verilog
VL55
Johnson Counter
2024-10-08
答案正确
< 1ms
0K
Verilog
VL54
RAM的简单实现
2024-10-08
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2024-10-08
答案正确
< 1ms
0K
Verilog
VL52
加减计数器
2024-10-08
答案正确
< 1ms
0K
Verilog
VL51
可置位计数器
2024-10-08
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2024-10-08
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2024-10-08
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2024-10-08
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2024-10-08
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2024-10-08
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2024-10-08
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2024-10-08
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2024-10-08
答案正确
< 1ms
0K
Verilog
234313
用3-8译码器实现全减器
2024-10-08
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2024-10-08
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2024-10-08
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务