想顺利毕业的加菲 level
获赞
40
粉丝
1
关注
3
看过 TA
153
南京理工大学
2024
FPGA工程师
IP属地:安徽
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL40
占空比50%的奇数分频
2023-10-16
答案正确
< 1ms
0K
Verilog
VL42
无占空比要去的奇数分频
2023-10-16
答案正确
< 1ms
0K
Verilog
VL42
无占空比要去的奇数分频
2023-10-16
答案正确
< 1ms
0K
Verilog
VL54
RAM的简单实现
2023-10-16
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2023-10-16
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-10-16
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-10-16
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-10-16
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-10-16
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-10-16
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-10-16
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-10-16
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-10-16
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-10-16
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-10-16
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-10-16
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-10-16
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2023-10-16
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2023-10-16
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-10-16
答案正确
< 1ms
0K
Verilog
牛客网
牛客企业服务