牛客166292429号 - 个人主页刷题动态

VL37	时钟分频（偶数）	2023-10-12	答案正确	< 1ms	0K	Verilog	题解
VL35	状态机-非重叠的序列检测	2023-10-12	答案正确	< 1ms	0K	Verilog	题解
VL34	整数倍数据位宽转换8to16	2023-10-12	答案正确	< 1ms	0K	Verilog	题解
VL33	非整数倍数据位宽转换8to12	2023-10-12	答案正确	< 1ms	0K	Verilog	题解
VL32	非整数倍数据位宽转换24to128	2023-10-12	答案正确	< 1ms	0K	Verilog	题解
VL31	数据累加输出	2023-10-11	答案正确	< 1ms	0K	Verilog	题解
VL30	数据串转并电路	2023-10-11	答案正确	< 1ms	0K	Verilog	题解
VL29	信号发生器	2023-10-11	答案正确	< 1ms	0K	Verilog	题解
VL28	输入序列不连续的序列检测	2023-10-11	答案正确	< 1ms	0K	Verilog	题解
VL27	不重叠序列检测	2023-10-11	答案正确	< 1ms	0K	Verilog	题解
VL26	含有无关项的序列检测	2023-10-11	答案正确	< 1ms	0K	Verilog	题解
VL25	输入序列连续的序列检测	2023-10-11	答案正确	< 1ms	0K	Verilog	题解
234351	边沿检测	2023-10-11	答案正确	< 1ms	0K	Verilog	题解
234350	ROM的简单实现	2023-10-11	答案正确	< 1ms	0K	Verilog	题解
234316	根据状态转移图实现时序电路	2023-10-11	答案正确	< 1ms	0K	Verilog	题解
234315	根据状态转移表实现时序电路	2023-10-11	答案正确	< 1ms	0K	Verilog	题解
234306	4bit超前进位加法器电路	2023-10-11	答案正确	< 1ms	0K	Verilog	题解
234305	4位数值比较器电路	2023-10-10	答案正确	< 1ms	0K	Verilog	题解
234349	使用函数实现数据大小端转换	2023-10-10	答案正确	< 1ms	0K	Verilog	题解
234348	使用子模块实现三输入数的大小比较	2023-10-10	答案正确	< 1ms	0K	Verilog	题解

创作者周榜

关注他的用户也关注了：