who_knows level
获赞
5
粉丝
0
关注
1
看过 TA
0
中国地质大学(北京)
2018
soc前端设计
IP属地:上海
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
276914
单组_spj判断数组之和
2025-12-27
答案正确
1573ms
56372K
Java
276912
单组_spj判断浮点误差
2025-12-27
答案正确
45ms
12404K
Java
276908
单组_补充前导零
2025-12-27
答案正确
31ms
10924K
Java
276906
单组_保留小数位数
2025-12-27
答案正确
46ms
12600K
Java
276902
单组_二维字符数组
2025-12-27
答案正确
3340ms
48580K
Java
276900
多组_字符串_T组形式
2025-12-27
答案正确
1433ms
56336K
Java
noob48
单组_二维数组
2025-12-27
答案正确
1169ms
24176K
Java
235525
同步FIFO
2024-12-18
答案正确
< 1ms
0K
Verilog
235525
同步FIFO
2024-12-18
答案正确
< 1ms
0K
Verilog
VL47
格雷码计数器
2023-10-07
答案正确
< 1ms
0K
Verilog
VL55
Johnson Counter
2023-10-07
答案正确
< 1ms
0K
Verilog
VL55
Johnson Counter
2023-10-07
答案正确
< 1ms
0K
Verilog
VL54
RAM的简单实现
2023-10-05
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2023-10-05
答案正确
< 1ms
0K
Verilog
234313
用3-8译码器实现全减器
2023-10-05
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2023-10-05
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2023-10-05
答案正确
< 1ms
0K
Verilog
234333
位拆分与运算
2023-10-05
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2023-10-04
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2023-10-04
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务