YH_xd level
获赞
0
粉丝
1
关注
1
看过 TA
5
西安电子科技大学杭州研究院
2025
FPGA工程师
IP属地:浙江
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL40
占空比50%的奇数分频
2024-05-24
答案正确
< 1ms
0K
Verilog
VL39
自动贩售机2
2024-05-23
答案正确
< 1ms
0K
Verilog
VL38
自动贩售机1
2024-05-23
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2024-05-23
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2024-05-23
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2024-05-23
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2024-05-23
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2024-05-23
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2024-05-23
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2024-05-23
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2024-05-23
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2024-05-22
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2024-05-22
答案正确
< 1ms
0K
Verilog
VL1
输出1
2024-05-22
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2024-05-22
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-05-22
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-05-22
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-05-22
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-05-22
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2024-05-22
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务