题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
VL32 |
非整数倍数据位宽转换24to128
|
2025-05-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2025-05-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL48 |
多bit MUX同步器
|
2025-05-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2025-05-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2025-05-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2025-05-10
|
答案正确
| < 1ms | 0K | Verilog | |
235527 |
序列检测器(Moore型)
|
2025-05-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2025-05-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2025-05-10
|
答案正确
| < 1ms | 0K | Verilog | |
235513 |
时钟切换
|
2025-05-10
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2025-05-10
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2025-05-10
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2025-05-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2025-04-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2025-04-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2025-04-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL52 |
加减计数器
|
2025-04-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL51 |
可置位计数器
|
2025-04-22
|
答案正确
| < 1ms | 0K | Verilog | |
235495 |
编写乘法器求解算法表达式
|
2025-04-14
|
答案正确
| < 1ms | 0K | Verilog | |
235503 |
任意奇数倍时钟分频
|
2025-04-14
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: