offer

1.项目拷打2.如果要配置环境（ENV）里的某个参数，除了config机制，还有其他方法吗？3.说说interface和virtual interface有什么区别？4.virtual interface和DUT的interface是怎么连接起来的？5.描述一下UVM test是怎么运行起来的？比如要跑一个用例，整个平台是怎么跑起来的，test是怎么和TB（Testbench）联系起来的？6. 具体怎么发起激励（灌激励）？比如要测试outstanding功能，sequence怎么写？7.在平台里启动sequence有哪些方式？8.  你觉得在实际项目中，你会常用哪一种？为什么？9. 你觉得SystemVerilog学得怎么样？主要学了哪些内容？10. 多态具体指的是什么？

一面 45min 前段时间面的，整理下面经攒攒人品！项目介绍+拷打八股1.uvm环境如何开始运行?2.uvm有哪些phase?3.bulid phase的顺序，为什么这个顺序?4.axi-full和lite的区别？5.什么是突发传输？6.axi最大突发长度是多少？7.乱序是什么，有什么意义，axi怎么支持乱序的？8.outstanding是什么，有什么意义？9.写过makefile等脚本吗？

整体面试还是不错的，发面经攒攒人品1. 能简单科普一下AMBA AXI3协议吗？2. 你觉得AMBA AXI3协议，作为一个片上总线，有什么优点？3. AXI3主要用在哪里？4. 与AHB有什么区别？5. 它作为片上总线，有什么优点？6. 那高速总线，比如PCIE，能不能和它直接接？7. 在项目中是怎么拆测试点、怎么写测试用例的？8. 给DUT（待测模块）发激励的时候，是自己手写还是用VIP（验证IP）？具体是怎么配置和发送的？（追问了config机制、VIP sequence启动方式）9. 你怎么去配置VIP的参数？（追问config的传递机制）10. （延伸）你写参考模型（Reference Model）了吗？如果没有，怎么做数据比对？

发面经攒攒人品一、AXI总线1.为什么写有三个通道、读有两个通道？2.什么是outstanding？怎么验证？3.什么时候会出现反压（backpressure）？4.上游64B、下游32B，如何验证传输正确？5.补充子问题：burst length = 5，第一笔不对齐，下游要传几笔？6.对端没有初始化会出现什么问题？7.如何识别乱序传输（out-of-order）？8.介绍wstrb信号的作用。二、PCIe1.PCIe有几层协议？2.补充答案提示：事务层/链路层/物理层。3.每一层分别如何验证？4.事务层：四种请求类型，non-post与post的区别？5.链路层：重传机制介绍。6.物理层：包括PCS、PMA、SerDes。7.Gen4的编码方式：128b/130b。8.链路训练的各个状态（LTSSM）。三、RISC处理器验证1.指令正确性如何验证？2.C-model如何建模？3.如何评估处理器性能？四、手撕SystemVerilog要求：每个元素在100-1000之间100-500的权重高于501-1000覆盖array[0]里200、300、500、800这几个值五、UVM机制1.Sequence - Monitor传参方式2.通过transaction（seq_item）3.通过UVM config_db4.通过TLM通信机制5.Factory机制6.支持组件或对象的动态替换与创建（uvm_object_utils / uvm_component_utils）。