海康威视

求助牛客uu们，数字IC方向选择：FPGA原型验证 / IC设计。主包本科普通211的电子信息工程专业，硕士是微电子9所之一的集成电路学院。主包硕士阶段的老师是信息学院，项目并不涉及集成电路，只是会用FPGA做一些外围电路开发搭建简单的控制系统，会涉及板级开发，做的不深入。研一阶段学习过soc基础课程，该课程的课程设计作为简历的其中一个项目，对verilog比较熟悉。设计方面就是这个soc课程设计项目和前述FPGA控制系统项目（涉及UDP搭建等复杂程度不高的协议）。验证方面主包学了路科验证的sv，MCDF项目从头到尾学一遍，UVM还没学。属于是都做了一点，都做得不深。主包比较害怕秋招设计被卷死，可能设计实习➕小项目并不足够找到好的设计工作。现在的实习刚入职，做的是noc方面的东西，目前有机会选择FPGA原型验证还是设计。FPGA验证上手会比较快，项目组老师也说设计门槛高，上手需要时间。基本上实习的方向就是主包秋招主要投递的方向了。主包非常犹豫，问问各位大佬的宝贵意见。

😃 一. 4.24笔试一共十题，只写出来前面一半，后面verilog，python,C,模电都没写，其实题目不难，当时肚子疼想上厕所，就写一半交了，居然也过了🤔 二. 技术一面.5.9对面三个人，有点惊讶* 流程1. 做一下自我介绍2. 问项目3. 问之前实习经历4. 问放不放实习，实习时长5. 反问，问了实习内容和工作时长6. 最后快结束了，旁边一个面试官翻了翻电脑，问我为什么笔试verilog题没做出来，我说我急着上厕所（也是一部分事实），但是听起来确实是借口，感觉这里扣大分(主要针对简历问，简历上有啥问啥)* 项目问题：fifo/AXI/DDR/仲裁/代码量/脚本

硬件开发-系统设计和验证方向，好像没见过这个帖子，是投的人太少了吗？

1 介绍一下自己做的项目2 重点说一下大数据实时和离线的技术栈3 实时任务用paimon吗，好处是啥，实时任务延迟怎么解决，有哪些办法可以确定延迟4 对于一个实时任务消费多条流写入多个表怎么设计实时任务，后续出错了怎么恢复5 flinksql和jar任务哪个用的场景多，为啥sql有些任务不能用，如果实时任务有性能上限该怎么解决，如何提升flink的吞吐量6 离线数仓模型怎么分层，数据怎么治理，模型有哪些规范，对于脏数据引发的实时任务报警怎么解决7 知道实时用户画像吗，如果要你来做这个实时画像你有啥好办法快速解决8 olap引擎如何做到合理利用资源，做到低成本高可用，你用过哪些olap引擎9.24V如何转成±15V？10.15V输出有没有做一些滤波处理11.你说用两种不同大小的电容滤波，是为什么12.为什么转5V给芯片供电使用LDO13.你说LDO比DCDC更稳定，为什么？LDO相比较DCDC有什么弊端吗？14.LDO带载能力为什么没有DCDC强？15.LDO的电流规格是多少16.介绍485通讯？485的高低电平17.介绍IIC通讯？IIC有分主从吗？多从机时怎么选择和那个从机通信？为什么要上拉电阻18.DSP的晶振多少频率？什么类型的晶振一面​​：• 算法：反转链表+接雨水（单调栈）• 系统设计：短链系统（发号策略+缓存设计）• 网络：TIME_WAIT状态意义、HTTPS握手过程​​二面​​：• 场景题：10亿UV统计（位图+布隆过滤器）• 项目深挖：Redis集群数据倾斜处理​​HR面​​：• 职业规划+团队协作矛盾案例