1、自我介绍 2、项目介绍，做这个项目的想法 3、芯片的供电电流怎么计算 4、芯片的上电顺序为什么是这样 5、LPDDR4的走线规范 6、晶振为什么选择频偏20ppm的，不选择50ppm或者100ppm的，频偏过大会有什么影响 7、你设计的板子和原厂方案相比有什么改进 8、反问环节 整体时长：25min

刚刚约面电话打来才发现我做的不是大后端笔试卷吗？？

这是我目前做的最专业的一个笔试了岗位：数字IC设计工程师时长：120min，真的是刚好够用；题型：单选10道，20分；简答题：8道，80分；（1）单选，不太记得所有的了，写一下记得的吧：STA关键路径指的是什么? --- >最大的路径时沿；AHB总线协议里面，表示传输类型的信号？--> HTRANS；建立时间违例的改善方法？AXI哪个特性支持乱序完成？-->out of order;降低动态功耗的办法？哪个是非阻塞的总线协议？-->SPI什么叫同步时钟？--->同一个PLL产生的两个50M时钟（相位固定）（2）简答：写一个单bit脉冲信号跨时钟域的代码：同步异步F...