海康威视fpga一面

9.16一面。除了十四所体验最差的一次面试。用的是牛客面试系统，共享屏幕到一半和我说看不到PPT，我这样念效果比较差，介绍完项目又说没什么创新点。可能因为其实技术栈不是特别对口，十四分钟就说问完了，问我有什么问题吗？我也直接说没有，草草结束了这次面试。FPGA

面试一共三轮，每一轮都有一个不同的面试官，一轮大概30分钟。然后每个面试官都需要重新介绍一遍项目。第一个感觉比较资深，问的也挺深入的，重点问了低功耗设计和rtl综合的flow，感觉他对于中后端比较熟悉，所以就问了很多综合的方法和技巧，包括时钟树，时钟域划分。由于我做的是架构建模比较多，asic前端设计没怎么用到多时钟域，电路级别低功耗做的也比较少，所以感觉答的一般。第二个就问的比较简单，也问了基本的时序分析方法，没到30分钟就结束了。第三个就比较友善，主要是我在介绍自己项目，面试官也是按照我介绍的方向提问的，基本都能handle。感觉面的一般 。睡觉时间开始面试是真的难绷，真的是昏昏欲睡中面完...

大佬们给点建议吧，辛苦一年考个研究生，不想水过去。1️⃣可能主要学嵌入式(本科有点基础)，计划是看江科大网课，做几个项目，后面可能稍微再补一点硬件方面的东西，现在嵌入式培训的感觉挺多的，未来也不知道咋样2️⃣可能就是纯搞硬件了，高速方面的3️⃣大佬们有啥其他建议4️⃣直接研一转码

一面（60分钟）-技术面-几个人一起轮流问1、自我介绍2、问项目（只问了PCIE的项目-实现 PCIE  Endpoint的功能，BAR空间配置，是否调用IP，AXI4-Stream/AXI4-Lite 接口、处理 PCIE 的中断，遇到什么问题，怎么解决等，问了非常久）3、开始问协议，PCIE的基本架构，分层架构，各层作用4、TLP 的地址路由机制是怎样的？如何区分内存地址空间、I/O 空间和配置空间的 TLP？5、PCIE 5.0了解么，对比之前的更新了什么（不了解）6、上板调试方法（ILA）有什么心得7、了解国产FPGA芯片么，知道哪些，用过哪些，和国外的有什么区别8、 反问环节PS:F...