感觉项目有点啰嗦,什么“学习使用verilog语言”就别写了,直接写自己完成的部分就好。掌握的技能可以分在别的地方写。平心而论,项目似乎不是特别好,也没流片。
1 1

相关推荐

不愿透露姓名的神秘牛友
03-22 09:46
润科通用 FPGA 总包20 硕士其他
点赞 评论 收藏
分享
牛客网
牛客网在线编程
牛客网题解
牛客企业服务