#秋招 #恒玄科技 数字IC设计工程师 笔试

我本来以为是性格测评，没想到是专业笔试

简单写一下我记得的笔试题吧

总共有7道题，前四道每道题10分，后三道每道20分，好像是这样。全是问答，难度中等吧，时间60min

1. 数据运算中的饱和提出处理 C=A+B 不用DW,如何实现，可以写RTL(A,B,C的位宽均为8位；
2. 描述时钟域之间的信号交互方式 ---->我写的是跨时钟域处理的东西
3. 8-way,32sets,set-associative cache,每条line 16 words,请计算TAG域的位数。（存储器地址为32位，以byte为单位，word=4 bytes） 这道题不是很会
4. 建立时间保持时间说明，让画图说-->这个倒是简单，就是他让画图说明，我不知道怎么画图上传，就描述了一下，不知道给不给分
5. gating clock 的原理与实现--->这个我就简单描述了一下，他好像也让画图说来着
6. 给了一些门电路让搭建CMOS的或非门的管级电路图----->因为我一般是用PMOS NMOS搭建的，但是他给的元件里面没有我就有点不知道怎么搭了；
7. 写一下三分频和三分之二分频电路，可以画图也可以写代码----->这个倒是简单，就是时间有点儿不够了

要注意的就是他这个不能跳着答题，必须得答完上道题再答下道题，这点儿还挺烦，大家注意安排时间。