南芯半导体一面数字IC设计工程师

对着简历拷打，目前项目问的最多的一集:

项目中多信号的时序同步怎么做的;系统复位模块怎么做的(跨时钟域)

DAC驱动模块是怎么做的;高速采集卡ADC发过来用的什么接口，接口怎么做的，什么协议，DAC多少bit的;

看你用的AXI总线，有了解过AHB吗(只用过AXI这一块)

项目中芯片设计的流程;实习项目介绍下:

你项目中设计的处理器的结构，工作流程，以及有没有出现时序的问题，怎么解决的(哈哈哈我直接说遇事不决打一排)，他问那你最后寄存器多吗会不会打太多，

项目中FPU怎么设计的，其中出现的时序问题怎么解决(我说了下数据竞争冒险的问题，乱序多发处理)

指令集有自己设计和扩展吗，有硬件实现这个指令集，讲一下;

你实习项目中latency怎么测出来的(只会仿真和上板拿眼硬看这一块)

DAC的接口怎么做的，是并串转换吗，用的SPI协议怎么控制的;

你项目中FIR和IIR滤波器怎么设计的，滤波器的特性啥样的，FIR和IIR什么区别;

介绍下你项目中部署在板子上的算法(我拿ppt讲了下)，问了这个系统的latency是多少，是不是有点慢，这个算法写到板子上用了多少行代码

我的项目哪些模块是纯自设计的纯Verilog的，不调用ip核(我说第一个处理器设计和第二个的滤波器设计和第三个项目的算法部署全是自己设计的，没调用ip核)

灵魂拷问:“你有流过片吗”(没流过片鸣呜鸣)

总结:45min，无八股手撕，纯深挖项目捏，广度和深度都还可以，基本都回答上了。后续流程是等二面，只有两面好像(不知道能不能过