芯耀辉-2022届秋招提前批
凭借IP产品的稳定性高、兼容性强、跨工艺、可移植等独特的价值和优势,服务于数字社会的各个重要领域。包括数据中心、智能汽车、高性能计算、5G、物联网、人工智能、消费电子等。
芯耀辉是一支中国的“芯”势力,我们拥有业内傲人的技术团队、产品系列、市场生态和雄厚的资金保障。从成立之初就得到了众多一线资本青睐并纷纷抢投,截止目前已获得近10亿元融资,奠定了公司在芯片IP领域头部企业的地位。
芯耀辉是芯片行业上游至关重要的半导体IP设计企业,我们与国际巨头独家深度合作,占领行业制高点,你将零距离接触最高深的技术;我们的合作伙伴是业内顶尖的芯片设计企业和制造企业,和他们一起工作,视野倍数级拓展。
加入我们,启航你的“芯”梦想
入职即拥有
1、极具竞争力的薪酬:
有市场竞争力的薪酬,丰厚的年终奖,你的价值将得到充分尊重
2、多种奖金补贴和弹性福利:
足额缴纳五险一金,补充公积金,商业医疗保险为员工提供更全面的健康保障;伯乐奖,交通补贴,餐费补贴,差旅补贴,各类团建旅游、生日会,项目奖励等,为员工创造更欢乐的工作氛围
3、六个月技术大咖传帮带:
业界大牛1对1带教,接受专业系统的培训计划,参与全球顶尖技术研发,收获志同道合的暖心导师
4、办公环境优越:
全新办公室,由国外顶级设计师定制,炫酷科技风
工作地点
上海,南京,苏州,武汉,珠海,澳门
岗位介绍
一、嵌入式软件工程师(校招)
职位描述
1. 设计开发IP系统和开发平台的驱动,并验证高速接口IP模块功能
2. 设计开发软件、bootloader,并验证高速接口IP系统功能
3. 设计开发IP自动验证框架
4. 根据必要的平台需求,封装适配驱动,并集成平台firmware
5. EVB板、IP验证及系统平台的Bring up工作
6. 支持芯片高速接口IP的功能、参数和指标等产品定义和讨论
任职条件
1. 电子/通信/计算机及相关专业,本科及以上学历
2. 熟悉ARM CPU及总线架构
3. 具备良好的沟通能力和团队合作经验
二、测试工程师(校招)
职位描述
1. 负责各种模拟芯片的评估测试和应用支持工作,包括Serdes,MIPI,USB,DDR,PCIE,LVDS,HDMI PHY等
2. 和模拟设计团队紧密配合,根据设计目标和应用场景制定整体的测试方案与测试计划
3. 负责模拟IP的性能测试以及系统功能测试,并分析、定位、解决各种测试过程中出现的芯片和硬件相关的问题,支撑模拟IP的高质量交付和商用成功
任职条件
1. 电子信息技术、测控技术与仪器等相关专业,本科及以上学历
2. 熟悉实验室工作环境,熟练掌握各种常见测试仪器,如信号发生器、示波器、网络分析仪、逻辑分析仪等
3. 有一定的编程能力,有自动化脚本开发经验者优先
4. 有强烈的质量意识,积极主动,具有团队精神与责任感
三、数字设计/验证工程师(校招)
职位描述
1. 与模拟IP设计团队紧密合作,负责数字电路的前端设计
2. 负责RTL设计,包括:RTL coding,RTL signoff
3. 负责IP的模块级,子系统及SOC级验证,包括前仿,后仿,mix-signal,low power,formal验证及HW/SW协同验证
4. 根据IP协议/设计规格,基于Coverage Driven Verification,完成各级验证交付
任职条件
1、 电子类相关专业,本科及以上学历
2、 熟悉数字电路及开发流程
3、 责任心强,有良好的沟通与团队协作能力
四、模拟版图工程师(校招)
职位描述
1、与模拟IP设计团队紧密合作,优化并高质量完成模拟IP的版图设计
2、完成模拟IP的Floorplan、Layout、DRC、LVS等物理验证
3、完成版图的Signoff、Tape out、Job-view流程
4、撰写详细的版图设计文档
任职条件
1、材料类/电子类/物理类相关专业,本科及以上学历
2、良好的电路知识基础
3、责任心强,有良好的沟通与团队协作能力
五、模拟设计工程师(校招)
职位描述
1、 参与模拟IP的电路设计、仿真、验证和调试工作,包括Serdes,MIPI,USB,DDR,PCIE,LVDS,HDMI PHY等
2、 负责模拟IP的版图规划,和版图设计团队合作完成相关版图工作
3、 协助芯片测试团队制定测试方案,完成模拟IP相关的测试与验证工作
4、 协助完成模拟IP在SOC芯片中的集成、验证及后端物理设计
5、 撰写详细的设计文档
任职条件
1. 微电子及电子类相关专业,硕士及以上学历
2. 熟悉模拟芯片设计流程及相关EDA工具使用,熟悉模拟芯片版图
3. 具备使用实验室基本测试设备进行测试并Debug能力
4. 责任心强,有良好的沟通协调能力
六、数字后端工程师(校招)
职位描述
1、 与数字前端设计团队紧密合作,负责芯片的时钟、复位、电源的布局规划
2、 参与Netlist to GDS 的物理设计,包括:CTS, Placement & Routing, RC extraction,SI, Reliability,ESD分析等工作
3、 负责STA 、Power 分析及Timing closure
4、 负责Physical verification(DRC, LVS等)以及GDS Tape out工作
任职条件
1、 电子类相关专业,本科及以上学历
2、 熟悉数字电路及开发流程
3、 责任心强,有良好的沟通与团队协作能力