【暑期实习记录】阿里云意向

有兄弟收到阿里云的意向了吗#阿里云##暑期实习##实习#更新： 4.16 意向

阿里云约面试挺意思，还没做笔试之前就约面试了——————— 时间线 ———————4.15投递，4.15简历筛选，4.18笔试，4.21一面，4.22约二面，4.23二面——————————————————面试官自我介绍，部门简单介绍自我介绍开始问项目（平台的设计、技术栈、目标用户），RPC框架，你做了哪些设计？你用到了多线程，如何保证多线程的安全的？答：synchronizedsynchronized是如何工作的开始吟唱锁升级机制面试官：我不是问这个，它的底层是怎么实现的，比如一个线程来了，它怎么知道当前这个对象有没有上锁？上的什么锁？另一个线程来了又怎么知道这个对象是偏向锁的呢？持有偏向锁...

阿里云暑期实习的面试和笔试都结束了，终面面试官说很快出结果，希望能等到OC从三月初开始到今上午为止，一共是四轮技术面+一轮笔试手撕代码，感觉有点奇怪，因为居然没有HR面，今上午的技术终面说是能接到这个面试说明HR面过了？很疑惑？3月2日 一面小主管技术面（20多分钟）提问：整个项目的背景和应用场景、算法的选用与对比、用双目+IMU实现定位的原理；项目数据的流向；数据采集在做什么，为什么要这么做，介绍SPI协议和时序。感受：面试来得非常突然，晚上七点接到消息说第二天上午能否电话面试，结果晚上八点半就打来电话进行面试，基本就是深挖项目，但我准备得不充分，回答得很不好，面试提前结束了，感觉小主管更侧重了解整个项目的逻辑，但无奈我算法方面确实没准备得太深入，我以为会深挖FPGA开发的3月3日 二面技术人员技术面（40多分钟）提问：工作意向，本科做的是否相关，对SystemVerilog的了解程度，为什么采用HLS进行设计，数据怎么写入DDR，介绍一下AXIS协议；常规八股有建立时间和保持时间，亚稳态如何消除，同步FIFO的设计，格雷码为什么可以消除亚稳态，跨时钟域的数据传输（握手协议）。感受：在阿里云的直系师兄捞了我一把，不然以我一面表现应该会被直接挂掉二面感受要好很多，问了很多FPGA相关的问题，基本都答上来了。3月7日 三面大主管技术面（40多分钟）提问：简历上的都随便聊了聊，包括本科的数模比赛，工作意向；印象最深的两个问题：如何评估项目效果，算法的运行效果；如何提升AXI带宽：压缩数据、扩展总线接口、扩展总线位宽。感受：不会太深挖技术细节，会从项目整体优化等方面提问，也闲聊了很多，这一面感受比较好，有说有笑的3月18日 手撕代码（20多分钟）手撕两道代码，一道简单题，一道中等题，中等题碰巧提前准备过，十分钟写完代码，后面面试官让我讲解一下思路，完毕。4月12日 四面技术终面（30多分钟）提问：fpga与arm端的对比，对网络通信的了解，主要是查看对除fpga开发以外的知识的了解，还问了网络相关知识和八股。感受：有点不太妙，完全没准备网络的相关八股，基本上连猜带蒙，希望上天保佑！

四月七号hr面完一直是面试中 状态没变过 感觉有点寄啊 update 下午发现被挂了