题解 | #NOR 门#
NOR 门
https://www.nowcoder.com/practice/a00be15357154842b7974da0932dcb60
`timescale 1ns/1ns
module top_module(
input a,
input b,
output c,
output d);
assign d=a|b;
assign c=~d;
endmodule
2023-05-10 15:52 中国社会科学院 FPGA工程师
关注
全部评论
相关推荐
不愿透露姓名的神秘牛友
07-10 15:58
投递小米集团等公司7个岗位 点赞 评论 收藏
分享
点赞 评论 收藏
分享
07-11 12:00
北京航空航天大学 Web前端 点赞 评论 收藏
分享