博世嵌入式电子工程师面经

公司:博世杭州,通过牛客平台面试间
——————————分割线———————————
开局自我介绍,纯中文。约定面试时间为30分钟
投的岗位是嵌入式电子工程师,但是面试官说我的岗位是物联网方向的,中间不知道有什么疏忽吧
随后针对自己的第一个本科项目聊了有15分钟
这里面有一个很重要的点,博世很注意听到“我”做了什么而不是“我们”做了什么
我之前介绍项目都是以我们完成了什么什么
但是面试官一直在问你做了什么,有什么创新性的突破?
自己项目比较菜,被问住了。
第二个项目是研究生的课题,面试官水平还是很高的,是神经网络+流体力学方面的。
面试官也在追求创新点、突破点和你自己的工作
同学们可以准备下
而后询问对嵌入式硬件软件的了解程度,要求讲一下你做的工作中最有挑战性的一项
我好长时间没接触嵌入式了,说了一点本科用的最多的ADC+DAC+DMA+串口通信+WIFI
面试官一直在找项目上的细节问题,会问你项目中的时序(工作流程),项目技术实现手段等等
又是10分钟过去了。
最后问了下英文能力,读写怎么样啊,说有没有问题。我说看英文文献无压力,说的话练一下也没问题
反问:面试流程?      如果这一面通过的话还有一轮面试

总结:技术有的。时间上也很守时,9点整才进来,30分钟刚好结束,压迫感也很强,英文不用太过担心,准备了没有用到
结果:已凉,望大家吸取经验啦

#博世##机械制造面试记录#
全部评论
博世还在面?不是已经结束了?
2 回复 分享
发布于 2022-11-08 14:46 山西
楼主已经入职了吗?想去博世,可咨询一下吗?
点赞 回复 分享
发布于 2023-05-07 15:11 安徽
博世简历挂,我丢
点赞 回复 分享
发布于 2022-11-18 18:18 辽宁

相关推荐

先说提前实习,已经是两个月前的事情了。下面说的一些信息不能包含隐私信息,所有一些点就会比较正式和笼统和XX,大概分为,一.你学校学的跟嵌入式跟公司用的有什么不一样。  二.生活上一、001,工具链上,很多公司都会让公司配置的发的那种电脑禁止联网,因为有一些工具比如说keil,pads,matlab对这种盈利的如果有非法的那种数据传输到网上会起诉的,这种就即使是社区版的就没有用了。一般就是本地断网,资料在一个服务器上,上网的在另一个服务器上,通过内网连接不同服务器。好多说其他软件,比如说加密软件公司也 要买,所以想带资料出去,noway。002,你在学校里做的基本就是application应用层的(楼主只是本科生,只知道做过这些),比如说小车,机甲大师,飞控,智能家居。具体到公司就有可能会负责其他东西的了。这时候就会要根据行业,公司,岗位具体而分的了。说的有点空,我只拿我例子,比如说一个没用到过的芯片,他可能只有寄存器手册,但是公司跑的case是公司的老工程师写的,keil上可能没有任何注释或有一点关键的英文注释,这时候你就要返回参考手册查每个位怎么配寄存器,这个寄存器。这个时候就是说,你学stm32什么HAL  LL  标准库,区分的没有意义,他们只是库函数,了解一个然后触类旁通,深入还要寄存器编写。  当然最重要的是C语言基础,看了下CORETX-M3权威指南,一页一页读,感到了有点不同。还有些,con寄存器,离date寄存器资料中好远,资料又没写关联,默认你会,配了半天,串口打印的数据就没动过……真没办法,又要厚着脸皮问老工程师问出来的,有时候老工程师也很烦,所以我自己也经常总结,和找资料,看有没有过去的例子,做不出才问002_V2,既上。上次我拿XX卡做相关功能,XX的physical和cmd文档以及流程文档真的是全英文又陌生词汇,你要知道一部分资料在内网,我还没办法用翻译,楼主英语过了四级,六级没过,啃得挺吃力的,还要一边看一边用logic查波形,看懂了一部分。二、嵌入式研发部很累,要认清这个现实,我是在用命赚钱,(wlb和小康以上的请自动略过这段话)我的工时见图1。实习,一周加了四天到4.5天,有时候周六也要去,算做大小周吧。这个还没算早上早到的和中间休息晚上休息的时间。其实,压力是很大的,我肯定是认同自己能力的,因为我自己是面了这么多也挑了好几个的。但是解决bug和debug能力肯定比不上那些老工程师,这个我只能用时间堆,写日志,周报,总结和列表一些重要的问题问mentor。加班后,离的近的就晚上9点,远的就十点。远的早上还要早起,加班后真的就如一条死狗一样躺在床上 ……20250524记----------------------------------------分割线-----------------------------------------------------------------------更新:谈一些比较具体的事,比如说XX卡,他在2.0的时候,初始时CLK如果用PLL好像是20MHZ,然后在LOGIC采样,如果用100MHZ,采样率为20MBPS,那么采样时间为5秒,本来CLK应该是占空比0.5的矩形20M。我确定HOST 与SLAVE的通信已开始,配置好电压数据和厂商信息,但是为什么CLK有的占空比为0.3和0.6呢,所以我先复位,再开始单步调试,调试进入WORK状态了,初始的时钟跟WORK的时钟不一样,暂时没测出。后面是想这真的是杂波吗?然后被MT指导,是采样率不够,要先开始1G采样数,拿20M采样率,采样50S,等DEBUG运行再先确认初始成功,再复位,重新运行到断点查看波形。谈总体上的事,假设是一个大的任务,你做的是一个很小项目的一部分,如果是一个很完善的产品或小产品,就有可能被丢给你完全自己解决。如果说这个任务被分配到这个部分的这个小组,LEADER会将工作分到10左右年工程师手上,再带5到10年和1到3年的,有时,他做的指标可能是市场部做的,也有可能是其他部门做的,你做好后指标对不对,需求搞没搞清楚又会跟其他部门对接,拿软件也好,发邮件也好,确实有时候信息就是沟通的不完全,需求不完全就是你上个指标完成了,突然他会让你加入新的指标,DDL在那突然加入新的指标,是真的做不了一点,我的建议起始就是再三确认需求假设有模糊的地方和工作留痕。还应该记录并警告一下自己,真的就有时看了一上午和一下午代码,找问题,回去真的很累。可是你想要赚钱,公司不会原地等待你,技术没有进步就是会被替代,你要学习。此贴终结,可能试用期过后,假设过了还会有个帖子,没过就继续找工作去了。
牛客创作赏金赛
点赞 评论 收藏
分享
评论
25
41
分享

创作者周榜

更多
牛客网
牛客网在线编程
牛客网题解
牛客企业服务