威盛电子logic design engineer面经
整个过程就是一轮技术面试，一轮HR面试,在此我主要说下技术面试
技术面试主要就下面的问题
1.自我介绍
2.我看到你预定的论文题目是《******》，能不能介绍一下你在这方面的工作？
3.你提到采样速率是信号带宽的两倍就一定能够还原这个信号，能不能证明一下？
4.在你的设计中，应该遇到很多trade-off，ok？你能不能介绍一下你碰见了哪些trade-off以及你是如何解决的呢？
5.你在这张表上的应聘职位没有填写，你大概希望从事什么方向的工作？
6.那么你对logic design engineer的职位还有兴趣吗？
7.剩下就是我询问具体工具内容的一些交流，我比较关注这点，至少知道我去了会从事什么样的工作，是不是我喜欢的，符合我的职业规划不
8.你们学过Computer Arch吗？
9.那么熟悉内存管理吗？
10.那么在内存分配方面有几中算法呢？
11.内存的fragment回收你知道吗？能不能介绍一下？
12.你做过数字方面的设计，可以具体的介绍一下吗？ (偶做过XX,*万std_cell的一个设计，XX,*万std_cell的一个设计, 和*万std_cell的一个设计)
13你主要是负责什么呢？(综合和综合后的后端流程和验证。)
14验证？你们是如何验证你的design的？ (后端设计主要就是时序验证啊，通过版图可以得到design的时间延迟信息。)
15sdf？你是用什么工具做的呢？(我们使用的是XXX公司的XXX,XXX,XXX等软件。同时我也熟悉使用XXX....)
16.时序验证是static timing analysis吗？
17.那在你的设计中用了latch了没有？
18那么你知道time borrowing的概念吗？能不能给我解释一下？
大致就这些，希望能够帮助到大家，也祝大家早日找到心仪的工作啊
#威盛电子##面经#
汤臣倍健公司氛围 388人发布
