数字IC笔试模拟题（二）

04:

以下名称不属于verilog关键字的是（）
A. genvar

B. endcase

C. cmos

D. cnt

05:

一个16K*8位的存储器，其地址线和数据线总和是（）

A. 46

B. 17

C. 48

D. 22

解析

该存储器有16KB个8位的单元格子，即数据线为8条。

8位二进制为一个字节，一个字节占用1个地址，16KB一共是102416个字节，1KB为1024bits=2^10，16K=2^10*16=(2^10)(2^4）=2^14, 需要14条地址线来控制这些存储单元。14+8=22

06:

用补码方式表示的有符号二进制数“1011.10”换算成十进制为多少？

A． -4.5

B. -5.5

C. 4.5

解析

有符号二进制的MSB为1时表示复数，补码转换为原码：符号位不变，数值位按位取反,末位再加1。【1011.10】的原码为【1100.10】= -（2^2+2^-1）=-4.5

07:

下面哪个部分不是IC设计前端的FLOW？

A． 门级验证

B. 综合

C 布局布线

解析

08:

下面哪个是最简单的逻辑门？

A． 与非门

B.   与门

C． 或门

解析

最简单的逻辑门是非门。如果是CMOS电路，一个非门需要两个晶体管（一个NMOS一个PMOS）。与非门和或非门每种包含四个晶体管。与门和或门每种包含六个晶体管。

09:

System Verilog以下语句中哪一个表示需等待至少一个进程完成后才能执行后面的语句？

A  fork…join_any

B. fork…join_none

C. fork…join_one

解析

fork…join 父进程会阻塞直到这个分支产生的所有进程完成。

fork…join_any会等待至少一个进程完成，然后再执行后继的语句。即父进程会阻塞直到这个分支产生的任意一个进程完成。

觉得有收获，希望帮忙点赞，转发~

本文首发于微信公众号【知芯有道】，点击绿色字体，交个朋友呀~