2022-02-12 12:32 芯片研发

关注

【开卷】第十九期海光2022数字芯片笔试题

海光2022数字芯片

时间2021.8.25

单选题(3分)

1.在多时钟域数字电路中，经常存在从一个clock domain(Clock A)到另一个clock domain (Clock B)的信号传输，这种传输路径称为CDC path。

关于CDC以下哪个说法是对的?（）

A.只要Clock B快于Clock A，FB就不会有问题

B、只要Clock A的latency小于Clock B的latency，FB就不会有问题

C、FB会出现亚稳态(meta-stability)

D、FB在任何情况下都没有问题

2.逻辑函数L(A,B,C)=(A+B) (B+C) (A+C)的最简表达式是（）

A、(A+C) B+AC

B、AB+(B+A) C

C、A(B+C)+BC

D、AB+BC+A

3.电路如图所示，其中A，B，C，D分别是4个输入管脚，Z是输出管脚。假设某一个颗芯片由于生产缺陷造成内部节点E与地短路（其值始终保持为0），通过下面那种输入管脚激励的组合，可以通过在输出管脚观测的方法判断E点是否有制造缺陷?（）

A、ABCD=0111

B、ABCD=0011

C、ABCD=0001

D、ABCD=1011

4.Memory内部存储单元的耦合故障是指某个单元存储值的改变会使相邻存储单元变成相同的值。下面哪种测试算法可以将存在这种故障的芯片筛选出来?（）

A、往相邻的存储单元写入相同的值，然后读出比较是否符合预期

B、往相邻的存储单元写入不同的值，然后读出比较是否符合预期

C、往相间隔的存储单元写入相同的值，然后读出比较是否符合预期

D、往相间隔的存储单元写入不同的值，然后读出比较是否符合预期

5.OCV (on chip variation)是指工艺等因素导致的同一芯片上不同位置的MOS晶体管的性能会有一些差异。在静态时序分析中，下面哪项属于模拟OCV而做出的设置?（）

A、设置时钟uncertainty

B、设置timing derate

C、设置多个library覆盖不同corner，不同温度，不同电压

D、设置线与线之间的干扰

6.以下verilog语句:

always @(mem_array[addr])

data = mem_array[addr);

其中，data的取值有哪些取值敏感?（）

A、addr的值

B、mem_array[addr]的值

C、mem_array[addr]的值以及addr的值

D、都不敏感

7.可以正确表述以下fork join_any语句的是（）

A、进程启动先后顺序从先到后：a,b,c,d

B、进程a,b,c同时启动，a,b,c有一个进程结束，进程d就可以启动

C、进程a.b,c,d同时启动

D、进程a,b,c同时启动，a,b,c进程都结束后，进程d再启动

8.下面一段systemverilog代码：

在条件已触发的情况下，变量addr打印出来的值（）

A、等于bus.cb.address

B、等于X

C、等于Z

D、等于0或1

9.为了保证代码以及验证活动的质量，通常要统计什么（）

A、仿真覆盖率及故障覆盖率

B、功能覆盖率及行覆盖率

C、代码覆盖率及功能覆盖率

D、逻辑覆盖率及反转覆盖率

10.高频时钟域的数据（每时钟周期都变化）传递给低频时钟域时，哪种同步方式正确?（）

A、使用握手信号进行同步

B、使用异步FIFO

C、使用同步FIFO

D、使用打2拍进行同步

11.己知一套串行编码规则如下，编码后的信号与前一个时钟编码前的电平相同表示为1，与前一个时钟编码前的电平不同表示为0.且不允许出现编码后连续6个时钟为相同电平（如果出现需要插入1个bit，该bit是将编码后信号进行一次取反）。假定编码后信号初始为低电平，则二进制序列01010011111110010编码后的二进制编码是（）

A、110010000011110110

B、110010000001111010

C、001000001111010100

D、以上都不对

12.关于Verilog HDL中的数字，请找出以下数字中最大的一个（）。

A、B'b1111_1110

B、3'o276

C、3'd170

D、2'h3E

13.下面代码描述的是一个什么样的电路?（）