题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
235503 |
任意奇数倍时钟分频
|
2025-06-25
|
答案正确
| < 1ms | 0K | Verilog | |
235525 |
同步FIFO
|
2025-06-24
|
答案正确
| < 1ms | 0K | Verilog | |
235509 |
脉冲同步器(快到慢)
|
2025-06-23
|
答案正确
| < 1ms | 0K | Verilog | |
235495 |
编写乘法器求解算法表达式
|
2025-06-20
|
答案正确
| < 1ms | 0K | Verilog | |
235493 |
异步复位同步释放
|
2025-06-19
|
答案正确
| < 1ms | 0K | Verilog | |
235519 |
乘法与位运算
|
2025-06-18
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2025-06-17
|
答案正确
| < 1ms | 0K | Verilog | |
235513 |
时钟切换
|
2025-06-16
|
答案正确
| < 1ms | 0K | Verilog | |
235497 |
序列发生器
|
2025-06-16
|
答案正确
| < 1ms | 0K | Verilog | |
235521 |
自动售卖机
|
2025-06-13
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2025-06-12
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2025-06-12
|
答案正确
| < 1ms | 0K | Verilog | |
234312 |
使用3-8译码器①实现逻辑函数
|
2025-06-11
|
答案正确
| < 1ms | 0K | Verilog | |
234311 |
实现3-8译码器①
|
2025-06-10
|
答案正确
| < 1ms | 0K | Verilog | |
234313 |
用3-8译码器实现全减器
|
2025-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
234310 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2025-02-23
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2024-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
234314 |
数据选择器实现逻辑电路
|
2024-08-23
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2024-08-23
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2024-08-23
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: