题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL9 |
使用子模块实现三输入数的大小比较
|
2024-03-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL77 |
编写乘法器求解算法表达式
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL74 |
异步复位同步释放
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL73 |
串行进位加法器
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL71 |
乘法与位运算
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL64 |
时钟切换
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2024-03-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2024-02-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2024-02-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2024-02-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2024-02-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
四选一多路器
|
2024-02-29
|
答案正确
| < 1ms | 0K | Verilog |
工具箱
TA的圈子
TA的笔记
登录
0
天
已登录
0
天
连续登录
0
人
今日访客