buff叠满的硬件人 - 个人主页刷题动态

VL26	含有无关项的序列检测	2023-07-25	答案正确	< 1ms	0K	Verilog	题解
VL25	输入序列连续的序列检测	2023-07-25	答案正确	< 1ms	0K	Verilog	题解
234313	用3-8译码器实现全减器	2023-07-21	答案正确	< 1ms	0K	Verilog	题解
234311	实现3-8译码器①	2023-07-21	答案正确	< 1ms	0K	Verilog	题解
234314	数据选择器实现逻辑电路	2023-07-21	答案正确	< 1ms	0K	Verilog	题解
234312	使用3-8译码器①实现逻辑函数	2023-07-21	答案正确	< 1ms	0K	Verilog	题解
234315	根据状态转移表实现时序电路	2023-07-21	答案正确	< 1ms	0K	Verilog	题解
234307	优先编码器电路①	2023-07-21	答案正确	< 1ms	0K	Verilog	题解
234305	4位数值比较器电路	2023-07-21	答案正确	< 1ms	0K	Verilog	题解
234351	边沿检测	2023-07-21	答案正确	< 1ms	0K	Verilog	题解
234349	使用函数实现数据大小端转换	2023-07-20	答案正确	< 1ms	0K	Verilog	题解
234348	使用子模块实现三输入数的大小比较	2023-07-20	答案正确	< 1ms	0K	Verilog	题解
234346	求两个数的差值	2023-07-20	答案正确	< 1ms	0K	Verilog	题解
234345	多功能数据处理器	2023-07-20	答案正确	< 1ms	0K	Verilog	题解
234333	位拆分与运算	2023-07-20	答案正确	< 1ms	0K	Verilog	题解
234332	移位运算与乘法	2023-07-20	答案正确	< 1ms	0K	Verilog	题解
234315	根据状态转移表实现时序电路	2023-07-04	答案正确	< 1ms	0K	Verilog	题解
234350	ROM的简单实现	2023-07-04	答案正确	< 1ms	0K	Verilog	题解
234316	根据状态转移图实现时序电路	2023-07-04	答案正确	< 1ms	0K	Verilog	题解
234314	数据选择器实现逻辑电路	2023-07-04	答案正确	< 1ms	0K	Verilog	题解

创作者周榜

关注他的用户也关注了：