题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
VL40 |
占空比50%的奇数分频
|
2023-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-08-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-08-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-08-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-08-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-08-21
|
答案正确
| < 1ms | 0K | Verilog | |
235527 |
序列检测器(Moore型)
|
2023-08-04
|
答案正确
| < 1ms | 0K | Verilog | |
235509 |
脉冲同步器(快到慢)
|
2023-08-04
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2023-08-03
|
答案正确
| < 1ms | 0K | Verilog | |
235513 |
时钟切换
|
2023-08-03
|
答案正确
| < 1ms | 0K | Verilog | |
235513 |
时钟切换
|
2023-08-03
|
答案正确
| < 1ms | 0K | Verilog | |
235491 |
使用握手信号实现跨时钟域数据传输
|
2023-08-02
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2023-08-02
|
答案正确
| < 1ms | 0K | Verilog | |
235509 |
脉冲同步器(快到慢)
|
2023-08-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2023-07-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2023-07-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2023-07-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-06-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
wire连线
|
2023-06-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
输出1
|
2023-06-25
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: