牙龈不出血 level
获赞
0
粉丝
0
关注
4
看过 TA
1
北京信息科技大学
2023
FPGA工程师
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235509
脉冲同步器(快到慢)
2022-09-21
答案正确
< 1ms
0K
Verilog
VL38
自动贩售机1
2022-09-20
答案正确
< 1ms
0K
Verilog
VL38
自动贩售机1
2022-09-20
答案正确
< 1ms
0K
Verilog
235523
十六进制计数器
2022-09-20
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2022-08-11
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2022-08-10
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-07-04
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-06-22
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-06-22
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-06-21
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-06-21
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-06-21
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2022-06-21
答案正确
< 1ms
0K
Verilog
234306
4bit超前进位加法器电路
2022-06-21
答案正确
< 1ms
0K
Verilog
234305
4位数值比较器电路
2022-06-21
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2022-06-21
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2022-06-21
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2022-06-18
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2022-06-18
答案正确
< 1ms
0K
Verilog
234348
使用子模块实现三输入数的大小比较
2022-06-18
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务